Deutsch

Deutsch

Synchronisation zu digitalen Wandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

  • Artikelnummer.:

    HRDC1459 Resolver to
  • Auflösung:

    12,14 or 16 bits
  • Versorgungsspannung:

    +5V,±15V
  • Richtigkeit:

    ±8.5 arc min (12bits) ,±5.3 arc min (14bits),±2.93 arc min (16bits)
  • Produktdetail

1. Merkmale (für Außenansicht siehe Abb. 1) von Synchro / Resolver-Digital Konverter (HSDC / HRDC1459 Serie)

interne differentielle Isolationsumwandlung

16-Bit Auflösung
Genauigkeit: 2 Winkelminuten
Drei Staaten Latch-Ausgang
hohe kontinuierliche Verfolgungsgeschwindigkeit
36-Draht Salznebelbeständiges Metall versiegelt DDIP Paket
Pin-to-Pin kompatibel mit Modell SDC14560 von ddc company

2.Scope der Anwendung von Synchronisation auf digitale Wandler oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

militärisches Servokontrollsystem; Antenne Überwachung; Radarsteuerung System; Navigationssystem für Marineschiffe; Kanonensteuerung System; Fluginstrument System; Luftfahrtelektronik ; Computergestützte numerische Steuerung (CNC) Maschine; Roboter Technologie.

3. Allgemeines vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

HSDC / HRDC1459 Serie Synchro / Resolver-Digital Der Konverter ist ein integriertes Hybrid-Konvertierungsgerät für die kontinuierliche Verfolgung, das nach dem Prinzip des Modells ii servo entwickelt wurde This Serienprodukte werden von MCM entworfen und hergestellt Prozess übernehmen die Kernelemente einen speziellen Chip, der von unserem Institut unabhängig entwickelt wurde Die Stiftanordnung ist kompatibel mit SDC14560 Serienprodukte der amerikanischen DCC-Firma, 16-Bit parallele natürliche Binärcode-Daten-Latch-Ausgabe, 36-zeilig Tauchen Sie ein vollständig versiegeltes Metallpaket ein, haben Sie die Vorteile von hoher Präzision, geringem Volumen, geringem Stromverbrauch, geringem Gewicht und hoher Zuverlässigkeit usw. und können Sie häufig in wichtigen strategischen und taktischen Waffen wie Flugzeugen, Marineschiffen, Kanonen, Raketen usw. einsetzen. Radar, Panzer usw.

4.Elektrisch Leistung (Tabelle 1, Tabelle 2) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

Tabelle 1 Nennbedingungen und empfohlene Betriebsbedingungen
absolut max. Nennwertlogische Versorgungsspannung VL: + 7V
Versorgungsspannung Vs: ± 17,5 V
Signalspannung V1: Nennwert ± 20 %
Referenzspannung VRef: Nennwert ± 20 %
Betriebsfrequenz f: Nennwert ± 20 %
Lagertemperatur Tstg: -65 ~ 150 ℃
Empfohlene Betriebsbedingungenlogische Versorgungsspannung VL: 5 ± 0,5 V
Versorgungsspannung Vs: 15 ± 0,75 V
Signalspannung V1: Nennwert ± 10 %
Referenzspannung VRef: Nennwert ± 20 %
Betriebsfrequenz f: Nennwert ± 20 %
Bereich der Betriebstemperatur (TA): -55 ℃ ~ 125 ℃

Hinweis: * gibt an, dass es wie per angepasst werden kann Benutzer Anforderung

Tabelle 2 elektrische Eigenschaften
Parameter Bedingungen HSDC14569 Serie
(VS = 15 V, VL = + 5 V) militärischer Standard (Q / HW20725-2006)
Min. Max.
Auflösung paralleler digitaler Code des Binärsystems 16 Bit -
Richtigkeit ± 10 % von Signalspannung, Referenzspannung und Schwankungsbereich der Betriebsfrequenz -2 eckige Minuten +2 eckige Minuten
Bereich der Referenzfrequenz - 50Hz 2600Hz
Bereich der Referenzspannung - 2V 115V
Referenzeingangsimpedanz - 4,4 kΩ 129,2 kΩ
Bereich der Signalspannung - 2V 90V
Signaleingangsimpedanz - 4,4 kΩ 102.2 kΩ
Signal / Referenz Phasenverschiebung - —70 ° + 70 °
Eingangslogikpegel - Logik "1" ≥3,3 V Logik "0" ≤0,8 V
Eingang - 0 0,8 V
Eingang - 0 0,8 V
Eingang - 0 0,8 V
Ausgangslogikpegel - Logik "1" ≥3,3 V Logik "0" ≤0,8 V
digitale Winkelcode-Ausgabe - Logik "1" ≥3,3 V Logik "0" ≤0,8 V
Besetztzeichen umwandeln (CB) Ausgabe - 200ns 600ns
Fehlererkennungsbitausgang - Logik "0" zeigt einen Fehler an
Ladekapazität - - 3TTL
Verfolgungsgeschwindigkeit - - 2.5rps
Beschleunigungskonstante - - 12500
Einschwingzeit - - 850ms
Winkelgeschwindigkeitsspannung (Vel) Ausgabe - —10V + 10V
aktuell VS = + 15V - 10mA
vs = —15V 15 ma
VL = + 15V 20 ma

5.Schritt Antwort vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)
Wann ein Schritt oder eine anfängliche Einschaltung Wenn im Eingangssignal eine Reaktion erfolgt, wird die Reaktion aufgrund der Begrenzung der maximalen Verfolgungsgeschwindigkeit gesperrt Die Der Schwingungsprozess des digitalen Ausgangswinkels ist in Abb. dargestellt 2:

6.Betrieb Prinzip (Abb. 3) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

Die Eingangssignal von Synchro (oder Resolver) wird in umgewandelt das orthogonale Signal durch das interne Differential Isolation:
Vsin = KE0sin (ωt + α) sinθ (Sünde)
Vcos = KE0sin (ωt + α) cosθ (cos)
Wobei θ ist der analoge Eingangswinkel
Curve of step response
Abb.2 Kurve der Sprungantwort
Diese zwei Signale und der digitale Winkel φ des internen reversiblen Zählers werden im Multiplikator der Sinus- und Cosinusfunktionen multipliziert und fehlerhaft behandelt:
KE0sin (ωt + α) (sinθ cosϕ-cosθ sinϕ), d. h. KE0sin (ωt + α) sin (θ-ϕ)
Die Signale werden nach Verstärkung, Phasendiskriminierung und Integrationsfiltration an den spannungsgesteuerten Oszillator gesendet, wenn θ-φ ≠ 0, der spannungsgesteuerte Oszillator gibt die Impulse aus und der reversible Zähler zählt bis θ-φ wird innerhalb der Genauigkeit des Wandlers Null, während this Während des Prozesses verfolgt die Konvertierung die Änderung des Eingabewinkels die ganze Zeit
Lesemethode:
Für die Datenübertragung stehen folgende zwei Methoden zur Verfügung:

(1) hemmen Methode:
nach 640ns von logisch niedrig, die Ausgangsdaten sind gültig und der Konverter realisiert die Datenübertragung durch und . Nach dem Aufheben der Sperre erzeugt das System automatisch einen Impuls mit Breite gleich dem Besetztimpuls für Daten Aktualisierung.
(2) Büste Modus:
an der ansteigenden Flanke des Besetztimpulses der Drei-Zustand reversibler Zähler zählt; an der absteigenden Flanke des Besetztimpulses erzeugt es intern einen Latch-Impuls mit eine Breite gleich dem Besetztimpuls zum Aktualisieren der Daten von Drei-Zustand Latch, die zeitliche Abfolge der Datenübertragung ist in Fig. 4 gezeigt, mit anderen Worten, nach 600ns Wenn die Besetztlogik niedrig ist, ist die stabile Datenübertragung gültig Im asynchronen Lesemodus ist der Besetztausgang CMOS-Ebene Puls Zug. Die Die Breite des hohen und niedrigen Pegels hängt von der Betriebsfrequenz und der Drehzahl des ausgewählten Geräts ab


Time sequence of data transfer
Abb.4 zeitliche Abfolge der Datenübertragung

7. MTBF Kurve (Abb.5) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

 MTBF-temperature curve
Abb.5 MTBF-Temperatur Kurve

8.Pin Bezeichnung (Abb.6, Tabelle 3) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

Pin designation (Bottom view)
Abb.6 Stiftbezeichnung (Ansicht von unten )

(Anmerkung: gemäß GJB / Z299B-98, vorgesehener guter Bodenzustand)
Tabelle 3 Pin Bezeichnung
Stift Symbol Bedeutung Stift Symbol Bedeutung
1 S1 Resolver Eingang S1 (oder Synchroeingang S1) 25 digital aktivierte Steuerung der unteren 8 Bits
2 S2 Resolver Eingang S2 (oder Synchroeingang S2) 26 digital aktivierte Steuerung von höheren 8 Bits
3 S3 Resolver Eingabe S3 (oder Synchro-Eingang S3) 27 RIPCLK Nullbit Signalausgang
4 S4 Resolver Eingabe S4 (nicht verbunden lassen ) 28 VL + 5V Energieversorgung
5 月 18 日 D1-D14 digitaler Ausgang 1 (MSB) -14 29 GND Boden
19 RHi High-End des Referenzsignaleingangs 30 nc keine Verbindung
20 RL unteres Ende des Referenzsignaleingangs 31 -VS -15V Energieversorgung
21 D15 digitaler Ausgang 15 32 vs. + 15V Energieversorgung
22 D16 digitaler Ausgang 16 (LSB) 33 hemmen statischer Signaleingang
23 Vel Winkelgeschwindigkeitsspannungssignalausgang 34 bisschen
Fehlererkennungsbitausgang
24 CB Besetztzeichenausgang 35-36 nc keine Verbindung

Anmerkungen: D1 ~ D16 digitales Winkelcode-Ausgangsende des parallelen Binärsystems
S1, S2, S3, S4 Signaleingang von Resolver (oder synchro)
RHi High-End des Referenzsignaleingangs
RL unteres Ende des Referenzsignaleingangs

niedriger 8-Bit digitaler Signaleingang, this Pin ist der Logikeingangspin der Daten-Gate-Steuerung. Seine Funktion besteht darin, Drei-Zustands auszuführen Steuerung extern auf dem unteren 8-Bit Ausgabedaten des Konverters. niedriger Pegel ist gültig, der niedrigere 8-Bit Ausgangsdaten des Wandlers belegen den Datenbus; bei hohem Pegel der Pin des unteren 8-Bit Die Ausgangsdaten befinden sich in einem hochohmigen Zustand, und das Gerät belegt den Datenbus nicht Die Aktivierungs- und Freigabeverzögerungszeit beträgt 600ns (max).
höher 8-Bit digitaler Signaleingang, this Pin ist der Logikeingangspin der Daten-Gate-Steuerung. Seine Funktion besteht darin, Drei-Zustands auszuführen Steuerung extern auf dem höheren 8-Bit Ausgabedaten des Konverters. niedriger Pegel ist gültig, der höhere 8-Bit Ausgangsdaten des Wandlers belegen den Datenbus; bei hohem Pegel der Pin von höherem 8-Bit Die Ausgangsdaten befinden sich in einem hochohmigen Zustand, und das Gerät belegt den Datenbus nicht Die Aktivierungs- und Freigabeverzögerungszeit beträgt 600ns (max).
statischen Signaleingang sperren, this Pin ist der Eingangspin der Steuerlogik. Seine Funktion besteht darin, Daten extern an den Wandler auszugeben, um eine optionale Verriegelung oder Bypass-Steuerung zu realisieren Bei hohem Pegel geben die Ausgangsdaten des Wandlers direkt ohne aus Verriegeln; Bei niedrigem Pegel werden die Ausgangsdaten des Wandlers zwischengespeichert, die Daten werden nicht aktualisiert, aber die interne Schleife wird nicht unterbrochen, und die Verfolgung ist die ganze Zeit in Betrieb. Die Sperre hat den Pull-up-Widerstand intern angeschlossen nach 600ns (max) Verzögerung der absteigenden Flanke des statischen Signals, die Daten werden stabil (ob das Gerät den Datenbus belegt, d. h. wann es die Daten ausgibt, hängt vom Zustand von ab und ).
CB "Besetzt" Signalausgang, this Signal zeigt ob an Der Binärcode-Ausgang des Konverters ist gültig oder nicht. Wann Die Änderung der Winkeleingabe erreicht 0,33 Winkelminute, CB end gibt einen positiven Impuls mit aus eine Breite von 400ns (typisch). Wann CB auf hohem Pegel ist, zeigt dies an, dass der Konverter eine Datenkonvertierung durchführt, die Datenausgabe bei this Zeit ist ungültig; nach 600ns (max) Verzögerung der absteigenden Flanke von CB Signal werden die Daten stabil und die aktualisierten Daten werden bei this ausgegeben Zeit ist gültig.
Bitfehlererkennung Bitausgang, hoher Pegel zeigt den normalen Betrieb des Wandlers an, falls das Signalkabel unterbrochen ist oder der Wandler nicht normal verfolgt, this Bitänderungen in niedriger Pegel von hohes Niveau.
RIPCLK Null-Bit Signaleingang, wenn Die Ausgabedaten erhöhen sich auf alle "0" von alle "1" oder Dekrement von alle "1" von alle "0", ein positiver Impuls mit eine Breite von 200us ist Ausgabe.
VL, + VS, -VS eingehender Anschluss der Stromversorgung

GND Erdungskabel eingehend Klemmenreferenz Signale werden an RHi angeschlossen und RLo. Im Falle der Synchronisation werden Signale an S1, S2 und S3 angeschlossen wie per die folgenden Konventionen.

Anmerkungen:

  • Pin-Spannung soll nicht mehr als 20 % des Nennwerts.
  • Die Spannung der Stromversorgung soll den angegebenen Bereich nicht überschreiten.
  • Referenz RHi nicht anschließen und RLo zu anderen Stiften.
  • Für das an + VS angeschlossene Netzteil und -VS Pin, seine Spannung soll ± 15V sein und soll nicht umgekehrt verbunden sein. Die digitale Logikstromversorgung VL ist an + 5V angeschlossen. zwischen Netzteil und Masse 0.1µF Keramikkapazität und 6,8µF Elektrolytkapazität soll parallel geschaltet werden
  • Referenzsignale werden an RHi angeschlossen und RLo. Im Falle der Synchronisation werden Signale an S1, S2 und S3 angeschlossen wie per die folgenden Konventionen.
HRDC1459 Series-9
  • Im Falle eines Resolvers werden Signale an S1, S2, S3 angeschlossen und S4 wie per die folgenden Konventionen:
HRDC1459 Series-10
Stifte von CB, soll alle wie für die obige Datenübertragung beschrieben verbunden sein


9. Gewichtstabelle Werte (Tabelle 4) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

Tabelle 4 Tabelle der Gewichtswerte
Table of weight values


10. Anschlussplan für typische Anwendung (Abb. 7) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

11. Paketspezifikationen (Einheit: mm) (Abb. 8, Tabelle 5) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

Connection diagram for typical application
Outside view and dimensions of package
Abb 7 Anschlussplan für typische Anwendung
Abb.8 Außenansicht und Abmessungen der Verpackung

Tabelle 5 Gehäusematerialien

Fall Modell-

Header

Kopfbeschichtung

Startseite

Abdeckbeschichtung

Stift Material

Stiftbeschichtung

Dichtungsstil

Anmerkungen

UP4820-36A

4J42

ni Überzug

4J42

chemische ni Überzug

4J42

au Überzug

abgestimmt Dichtung

Header plus drei feste Glasperlen


12. Teilenummerierungstaste (Abb. 9) vonSynchronisation zu Digitalwandlern oder Resolver zu Digitalwandlern (HSDC / HRDC1459 Serie)

Part numbering key
Abb.9 Teilenummerierungstaste

Hinweis: wenn die obige Signalspannung und Referenzspannung (Z) sind nicht Standard, sie soll wie folgt angegeben werden:
HRDC1459 Series-16
(z. B. Referenzspannung 5V und Signalspannung 3V werden ausgedrückt als -5 / 3)

Anwendung Anmerkungen:
versorgen Sie die Stromversorgung korrekt, nach Achten Sie beim Einschalten darauf, den positiven und negativen Pol des Netzteils korrekt anzuschließen, um ein Ausbrennen zu befürchten
Nach Montage muss der Boden des Produkts eng an der Leiterplatte anbringen, um eine Beschädigung der Stifte zu vermeiden, und stoßfest Bestimmung soll hinzugefügt werden, if notwendig
Biegen Sie die Pinbelegung nicht um den Isolator von abzuhalten brechen, welche wirkt sich auf die Versiegelungseigenschaft aus.




eine Nachricht schicken
Wenn du sind an unseren Produkten interessiert und möchten mehr Details erfahren, bitte hinterlassen Sie hier eine Nachricht, wir werden Ihnen antworten sobald wir können.
Verwandte Produkte
Synchro to digital converter
Synchro to digital converter 174 Series
Synchro to digital converter 174 Series products are hybrid integrated 12-bit or 14-bit continuous tracking synchro/resolver to digital converter designed according to type II servo principle. This series products adopt MCM process, the core elements adopt special chips developed independently by our institute. The product adopts 32-wire DIL shallow cavity salt spray resistant metal case package with small volume and light weight, and pin-to-pin compatible with SDC/RDC1740/1741/1742 products of AD company, USA.
eine Nachricht schicken
eine Nachricht schicken
Wenn du sind an unseren Produkten interessiert und möchten mehr Details erfahren, bitte hinterlassen Sie hier eine Nachricht, wir werden Ihnen antworten sobald wir können.

Zuhause

Produkte

Über

Kontakt